Capítulo 9 - EJEMPLOS PRÁCTICOS
9.1. Biestable RS sincronizado por niveles
9.1.1. Especificaciones
9.1.2. Comentarios
9.1.3. Esquema circuital
9.1.4. Modelo VHDL y banco de pruebas
9.1.5. Resultados de la simulación
9.2. Biestable JK activado por flancos
9.2.1. Especificaciones
9.2.2. Esquema
9.2.3. Comentarios
9.2.4. Modelo VHDL y banco de pruebas
9.2.5. Resultados de la simulación
9.3. Memoria RAM
9.3.1. Especificaciones
9.3.2. Esquema
9.3.3. Comentarios
9.3.4. Modelo VHDL y banco de pruebas
9.3.5. Resultados de la simulación
9.4. Memoria LIFO
9.4.1. Especificaciones
9.4.2. Comentarios
9.4.3. Esquema
9.4.4. Modelo VHDL y banco de pruebas
9.4.5. Resultados de la simulación
9.5. Memoria FIFO
9.5.1. Especificaciones
9.5.2. Comentarios
9.5.3. Esquema
9.5.4. Modelo VHDL y banco de pruebas
9.5.5. Resultados de la simulación
9.6. Paquete de componentes
9.6.1. Especificaciones
9.6.2. Comentarios
9.6.3. Modelo VHDL
9.7. Biestable D sincronizado por flancos
9.7.1. Especificaciones
9.7.2. Comentarios
9.7.3. Esquema
9.7.4. Modelo VHDL y banco de pruebas
9.7.5. Resultados de la simulación
9.8. Biestable JK master-slave
9.8.1. Especificaciones
9.8.2. Comentarios
9.8.3. Esquema
9.8.4. Modelo VHDL y banco de pruebas
9.8.5. Resultados de la simulación
9.9. Sumador binario
9.9.1. Especificaciones
9.9.2. Comentarios
9.9.3. Modelo VHDL y banco de pruebas
9.9.4. Resultados de la simulación
9.10. Paquete de funciones
9.10.1. Especificaciones
9.10.2. Comentarios
9.10.3. Modelo VHDL
9.11. Contador síncrono en binario natural
9.11.1. Especificaciones
9.11.2. Comentarios
9.11.3. Esquema
9.11.4. Modelo VHDL y banco de pruebas
9.11.5. Resultados de la simulación
9.12. Contador BCD de 3 dígitos
9.12.1. Especificaciones
9.12.2. Comentarios
9.12.3. Esquema
9.12.4. Modelo VHDL y banco de pruebas
9.12.5. Resultados de la simulación
9.13. Banco de registros
9.13.1. Especificaciones
9.13.2. Esquema
9.13.3. Comentarios
9.13.4. Modelo VHDL y banco de pruebas
9.13.5. Resultados de la simulación
9.14. Multiplexor de 2 canales
9.14.1. Especificaciones
9.14.2. Comentarios
9.14.3. Esquema
9.14.4. Modelo VHDL y banco de pruebas
9.14.5. Resultados de la simulación
9.15. Multiplexor de 4 canales con retardo asociado
9.15.1. Especificaciones
9.15.2. Esquema
9.15.3. Comentarios
9.15.4. Modelo VHDL y banco de pruebas
9.15.5. Resultados de la simulación
9.16. Registro de desplazamiento a nivel estructural
9.16.1. Especificaciones
9.16.2. Comentarios
9.16.3. Esquema
9.16.4. Modelo VHDL y banco de pruebas
9.16.5. Resultados de la simulación
9.17. Memoria tipo pila (LIFO)
9.17.1. Especificaciones
9.17.2. Comentarios
9.17.3. Esquema
9.17.4. Modelo VHDL y banco de pruebas
9.17.5. Resultados de la simulación
9.18. Controlador de un conjunto de robots
9.18.1. Especificaciones
9.18.2. Comentarios
9.18.3. Modelo VHDL y banco de pruebas
9.18.4. Resultados de la simulación
9.19. Sistema secuencial síncrono microprogramable
9.19.1. Especificaciones
9.19.2. Comentarios
9.19.3. Diagrama de flujo del sistema
9.19.4. Tabla de transiciones
9.19.5. Esquema
9.19.6. Modelo VHDL y banco de pruebas
9.19.7. Resultados de la simulación
9.20. Máquina de estados finita
9.20.1. Características
9.20.2. Comentarios
9.20.3. Modelo VHDL y banco de pruebas
9.20.4. Resultados de la simulación
9.21. Aplicaciones del operador mod
9.21.1. Especificaciones
9.21.2. Comentarios
9.21.3. Modelo VHDL
9.21.4. Resultados de la simulación
Como complemento a la descripción del lenguaje, en este
capítulo se incluyen una serie de ejemplos completos de
modelos de circuitos digitales de uso frecuente, con sus
correspondientes bancos de prueba para simulación. Se
pretende con ello abarcar en lo posible todos los recursos del
lenguaje.
La mejor manera de asimilar el lenguaje consiste en
diseñar modelos de circuitos digitales y verificarlos
mediante el análisis de los resultados de
compilación, elaboración y simulación. Por
ello se recomienda al lector que, en una primera fase, aplique
por sí mismo estos modelos a un simulador convencional (es
suficiente su versión "demo", véase
página en Internet de soporte del texto) y compruebe los
resultados que se acompañan al final de cada apartado. En
una segunda fase sería conveniente proponer ligeras
variaciones o modelos alternativos a luz de los conceptos
expuestos en los capítulos previos e interpretar los
resultados del análisis y de la simulación.
Se adjunta la documentación necesaria para la
comprensión de cada caso mediante:
- Especificaciones del modelo
- Comentarios adicionales
- Esquemas de puertas, diagramas de estados y símbolos
lógicos
- Código fuente VHDL del modelo y de un banco de pruebas
(test bench) para simulación, con comentarios insertados
- Resultados de simulación: formas de onda y tablas de
resultados (con indicación explícita de los ciclos
delta), proporcionadas por un simulador comercial.